Spesifikasi PCIe 6.0 masih beberapa bulan lagi akan diluncurkan, tetapi draf final final yang dirilis sekitar lima bulan yang lalu. Memungkinkan perancang chip dan pengembang IP untuk mulai menerapkan teknologi baru ke dalam produk mereka karena tidak ada fitur baru yang akan ditambahkan atau dimodifikasi.
Minggu ini Synopsys memperkenalkan solusi IP PCIe 6.0 lengkap di industri yang memungkinkan pembuat chip mengintegrasikan interface baru ke dalam desain mereka untuk dibuat menggunakan proses fabrikasi 5-nm. Paket IP DesignWare Synopsys untuk PCIe 6.0 mencakup pengontrol dengan interface Synopsys atau interface Arm’s AMBA, interface fisik, dan IP verifikasi.
Solusi yang ditawarkan Synopsys memungkinkan perancang chip untuk memasukkan IP pengontrol dan interface fisik ke dalam desain 5-nm mereka. Serta kemudian memverifikasi bahwa semuanya bekerja dengan benar menggunakan IP verifikasi yang telah disediakan.
Pengontrol akan sepenuhnya mendukung kecepatan transfer data hingga 64 GT/s per pin, naik dari 32 GT / s untuk PCIe 5.0 dan 16 GT / s untuk PCIe 4.0. Hal ini juga mendukung amplitudo dengan pensinyalan empat level (PAM4). Selain itu, pengontrol Synopsys DesignWare PCIe 6.0 juga mendukung algoritma DSP adaptif Synopsys sendiri.
Synopsys mengatakan bahwa arsitektur pengontrol PCIe 6.0 dan interface fisiknya sadar penempatan untuk meminimalkan crosstalk paket pada kecepatan transfer data yang tinggi. Selain itu, perusahaan mengklaim bahwa ia menggunakan datapath yang dioptimalkan untuk memastikan latensi sangat rendah.
“Aplikasi komputasi cloud, penyimpanan, dan pembelajaran mesin yang canggih mentransfer sejumlah besar data, yang mengharuskan perancang untuk menggabungkan interface berkecepatan tinggi dengan latensi minimal untuk memenuhi permintaan bandwidth sistem ini,” ujar John Koeter selaku wakil presiden senior pemasaran dan strategi untuk IP di Synopsys.
Dengan solusi DesignWare IP Synopsys yang lengkap untuk PCIe 6.0, perusahaan dapat memulai lebih awal, dan memanfaatkan keahlian Synopsys yang telah terbukti untuk mempercepat kesuksesan silikon. Interface berkecepatan tinggi ini menargetkan pusat data dan beban kerja superkomputer, dan kemungkinan akan membutuhkan waktu bertahun-tahun sebelum perangkat keras konsumen membutuhkan kecepatan sebanyak ini.
